
一、组成

现代时序硬布线控制器

■ 现代时序硬布线控制器不再采用多级时序体制，对操作控制信号的定时直接采用基本时钟信号，而不再采用基于基本时钟信号产生的节拍脉冲信号、节拍电位信号以及状态周期信号。

□ 给指令集中的每一条指令的执行过程都按需分配相应数量的时钟周期，以提高程序执行效率。



二、设计流程

现代时序硬布线控制器设计

三级时序硬布线控制器的一般设计流程

① 对指令集中每一条指令执行时的数据通路进行分析，得出每一条指令的执行操作流程和每一步操作所需的控制信号 。

② 将每一条指令的每一个微操作划分到相应状态周期的具体节拍电位信号上，也就是对操作控制信号进行定时控制。

③ 按照控制信号的同步控制方式（如定长指令周期、变长指令周期），构造相应的时序发生器。

④ 对于每一个控制信号，都要分析其在不同指令、不同状态周期以及不同节拍电位下是否有效，进而写出每一个控制信号的逻辑表达式。

⑤ 采用逻辑门、可编程逻辑阵列PLA或ROM实现每一个控制信号的逻辑表达式的功能。

现代时序硬布线控制器的一般设计流程

① 对指令集中每一条指令执行时的数据通路进行分析，得出每一条指令的执行操作流程和每一步操作所需的控制信号 。

② 将每一条指令的每一个微操作划分到具体的时钟周期，也就是对操作控制信号进行定时控制。

③ 以时钟周期为单位画出指令执行的状态转换图，得出状态转换表，构造相应的有限状态机FSM。

④ 统计每一个控制信号产生的所有状态条件，进而写出每一个控制信号的逻辑表达式。

⑤ 采用逻辑门、可编程逻辑阵列PLA或ROM实现每一个控制信号的逻辑表达式的功能。

三、基于CPU的单总线结构与MIPS32常用指令的现代时序硬布线控制器的设计


3.1 指令状态表

现代时序硬布线控制器设计 —— 以单总线结构CPU和MIPS32指令（lw、sw、beq、addi、add）为例

- 控制信号的持续时间为一个时钟周期
- 每个时钟周期对应一个状态S_X
- 当时钟周期结束（时钟下降沿）时进行状态切换
- 控制信号只与当前状态相关

		lw指令	sw指令	beq指令	addi指令	add指令
取指令	控制信号	$PC_{out}=MAR_{in}=X_{in}=1$ S_0				
	控制信号	Mem_R=$MDR_{in}E$=1； +4=1 S_1				
	控制信号	$Z_{out}=PC_{in}$=1 S_2				
	控制信号	$MDR_{out}=IR_{in}$=1 S_3				
计算	控制信号	$R_{out}=X_{in}$=1 S_4	$R_{out}=X_{in}$=1 S_9	$R_{out}=X_{in}$=1 S_{14}	无	
	控制信号	IR_{out}=ADD=1 S_5	IR_{out}=ADD=1 S_{10}	$R_{out}=R_s/R_t$=SUB=1 PSW_{in}=1 S_{15}		
执行指令	控制信号	$Z_{out}=MAR_{in}$=1 S_6	$Z_{out}=MAR_{in}$=1 S_{11}	$PC_{out}=X_{in}$=1 S_{16}	$R_{out}=X_{in}$=1 S_{19}	$R_{out}=X_{in}$=1 S_{22}
	控制信号	Mem_R=$MDR_{in}E$=1 S_7	$R_{out}=R_s/R_t$= MDR_{in}=1 S_{12}	IR_{out}= ADD =1 S_{17}	IR_{out}=ADD=1 S_{20}	$R_{out}=R_s/R_t$=ADD=1 S_{23}
	控制信号	$MDR_{out}=R_{in}$=1 S_8	$MDR_{out}E=Mem_W$=1 S_{13}	$Z_{out}=PC_{in}$=PSW.ZF=1 S_{18}	$Z_{out}=R_{in}$=1 S_{21}	$Z_{out}=R_{Dst}=R_{in}$=1 S_{24}


3.2 状态转移图



3.3 状态转移表

现态与次态的逻辑转化关系

现代时序硬布线控制器设计 —— 以单总线结构CPU和MIPS32指令（lw、sw、beq、addi、add）为例




现态	（时钟下降沿接换到）次态							输出（操作控制信号）
	默认次态	lw	sw	beq	addi	add	PSW.ZF	
S_0	S_1							PC_{out}=1;MAR_{in}=1;X_{in}=1
S_1	S_2							Mem_R=1;MDR_{in}E=1;+4=1
S_2	S_3							Z_{out}=1;PC_{in}=1
S_3		S_4	S_9	S_{14}	S_{19}	S_{22}		MDR_{out}=1;IR_{in}=1
S_4	S_5							R_{out}=1;X_{in}=1
S_5	S_6							IR_{out}=1;ADD=1
S_6	S_7							Z_{out}=1;MAR_{in}=1
S_7	S_8							Mem_R=1;MDR_{in}E=1
S_8	S_0							MDR_{out}=1;R_{in}=1
S_9	S_{10}							R_{out}=1;X_{in}=1
S_{10}	S_{11}							IR_{out}=1;ADD=1
S_{11}	S_{12}							Z_{out}=1;MAR_{in}=1
S_{12}	S_{13}							R_{out}=1;R_S/R_t=1;MDR_{in}=1
S_{13}	S_0							MDR_{out}E=1;Mem_W=1
S_{14}	S_{15}							R_{out}=1;X_{in}=1
S_{15}							S_{16}	R_{out}=1;R_S/R_t=1;SUB=1;PSW_{in}=1
S_{15}	S_0							R_{out}=1;R_S/R_t=1;SUB=1;PSW_{in}=1
S_{16}	S_{17}							PC_{out}=1;X_{in}=1
S_{17}	S_{18}							IR_{out}=1;ADD=1
S_{18}	S_0							Z_{out}=1;PC_{in}=1
S_{19}	S_{20}							R_{out}=1;X_{in}=1
S_{20}	S_{21}							IR_{out}=1;ADD=1
S_{21}	S_0							Z_{out}=1;R_{in}=1
S_{22}	S_{23}							R_{out}=1;X_{in}=1
S_{23}	S_{24}							R_{out}=1;R_S/R_t=1;ADD=1
S_{24}	S_0							Z_{out}=1;R_{Dst}=1;R_{in}=1

根据该表得出现态与次态之间的逻辑关系，设计现代时序硬布线控制器中的有限状态机FSM组合逻辑电路。

现态与操作控制信号的逻辑转化关系

现代时序硬布线控制器设计 —— 以单总线结构CPU和MIPS32指令（lw、sw、beq、addi、add）为例



现态	（时钟下降沿接换到）次态							输出（操作控制信号）
	默认次态	lw	sw	beq	addi	add	PSW.ZF	
S_0	S_1							PC_{out}=1;MAR_{in}=1;X_{in}=1
S_1	S_2							Mem_R=1;MDR_{in}E=1;+4=1
S_2	S_3							Z_{out}=1;PC_{in}=1
S_3		S_4	S_9	S_{14}	S_{19}	S_{22}		MDR_{out}=1;IR_{in}=1
S_4	S_5							R_{out}=1;X_{in}=1
S_5	S_6							IR_{out}=1;ADD=1
S_6	S_7							Z_{out}=1;MAR_{in}=1
S_7	S_8							Mem_R=1;MDR_{in}E=1
S_8	S_0							MDR_{out}=1;R_{in}=1
S_9	S_{10}							R_{out}=1;X_{in}=1
S_{10}	S_{11}							IR_{out}=1;ADD=1
S_{11}	S_{12}							Z_{out}=1;MAR_{in}=1
S_{12}	S_{13}							R_{out}=1;R_S/R_t=1;MDR_{in}=1
S_{13}	S_0							MDR_{out}E=1;Mem_W=1
S_{14}	S_{15}							R_{out}=1;X_{in}=1
S_{15}							S_{16}	R_{out}=1;R_S/R_t=1;SUB=1;PSW_{in}=1
S_{15}	S_0							R_{out}=1;R_S/R_t=1;SUB=1;PSW_{in}=1
S_{16}	S_{17}							PC_{out}=1;X_{in}=1
S_{17}	S_{18}							IR_{out}=1;ADD=1
S_{18}	S_0							Z_{out}=1;PC_{in}=1
S_{19}	S_{20}							R_{out}=1;X_{in}=1
S_{20}	S_{21}							IR_{out}=1;ADD=1
S_{21}	S_0							Z_{out}=1;R_{in}=1
S_{22}	S_{23}							R_{out}=1;X_{in}=1
S_{23}	S_{24}							R_{out}=1;R_S/R_t=1;ADD=1
S_{24}	S_0							Z_{out}=1;R_{Dst}=1;R_{in}=1

根据该表写出每一个操作控制信号与现态之间的逻辑表达式。

3.4 实现每一个逻辑控制信号

现代时序硬布线控制器的一般设计流程

① 对指令集中每一条指令执行时的数据通路进行分析，得出每一条指令的执行操作流程和每一步操作所需的控制信号 。

② 将每一条指令的每一个微操作划分到具体的时钟周期，也就是对操作控制信号进行定时控制。

③ 以时钟周期为单位画出指令执行的状态转换图，得出状态转换表，构造相应的有限状态机FSM。

④ 统计每一个控制信号产生的所有状态条件，进而写出每一个控制信号的逻辑表达式。

⑤ 采用逻辑门、可编程逻辑阵列PLA或ROM实现每一个控制信号的逻辑表达式的功能，进而实现硬布线控制器。

- 硬布线控制器的执行速度较快，但其内部结构相对复杂，设计和修改较为困难，尤其难以适应复杂指令集CISC处理器的需求。目前RISC指令集处理器（如ARM）普遍采用硬布线控制器。
- 为了追求更高的设计灵活性与可维护性，微程序控制器应运而生。